

Quantensichere Verschlüsselung und Authentifizierung mit FPGA

Bachelor-Thesis von **Alice** und **Bob**

Studiengang **Elektro- und Informationstechnik**

AES

IDEA

SECURE?

RIPEMD-160

mind-
el ©

SHA-2


Kryptographie

System

Kryptographie

Symmetric Key Encryption

Dan Boneh, Mark Zhandry



Boneh-Zhandry-Symmetric
„BZS“

Eigenschaften

Blockschiffre


Vertraulichkeit (confidentiality)

Authentizität (authenticity)

Integrität (integrity)

encrypt-then-MAC

quantum chosen ciphertext secure



BZS

$$\text{Enc}((k_1, k_2), m) : r \xleftarrow{R} \{0, 1\}^\lambda$$

Verschlüsselung

$$c_1 \leftarrow F(k_1, m), c_2 \leftarrow G(k_2, (r, m))$$

output (r, c_1, c_2)

$$\text{Dec}((k_1, k_2), (r, c_1, c_2)) : m \leftarrow c_1 \oplus F(k_1, r), c'_2 \leftarrow G(k_2, (r, m))$$

Entschlüsselung

$$\text{if } c_2 = c'_2, \text{ output } m$$

otherwise, output \perp

BZS

Quantis QRNG Chip

- ID-Quantique
- wahre Zufallszahlen
- 4.2 x 5 x 1.1 mm
- 1.5 Mbps (SPI Interface)
- 2.8 V



$\text{Enc}((k_1, k_2), m) : r \xleftarrow{R} \{0, 1\}^\lambda$ *AES-256*

$c_1 \leftarrow F(k_1, r) \oplus m$, $c_2 \leftarrow G(k_2, (r, m))$

output (r, c_1, c_2) *HMAC-SHA-256*

$\text{Dec}((k_1, k_2), (r, c_1, c_2)) : m \leftarrow c_1 \oplus F(k_1, r), c'_2 \leftarrow G(k_2, (r, m))$

if $c_2 \neq c'_2$, *output* \perp

otherwise, output m

BZS

$\text{Enc}((k_1, k_2), m) : r \xleftarrow{R} \{0, 1\}^\lambda$ *AES-256*

$c_1 \leftarrow F(k_1, r) \oplus m$ $c_2 \leftarrow G(k_2, (r, m))$

output (r, c_1, c_2)


HMAC-SHA-256

$\text{Dec}((k_1, k_2), (r, c_1, c_2)) : m \leftarrow c_1 \oplus F(k_1, r)$ $c'_2 \leftarrow G(k_2, (r, m))$

if $c_2 \neq c'_2$, output \perp
otherwise, output m

BZS

System



Systemübersicht

Anforderungen

Device:

- Integration BZS
- Übertragungsprotokolle
- klein, low-power


Netzwerk:

- verbreitet
- Internet
- Ethernet


Device: FPGA



Intel Cyclone 10 LP Evaluation Board


- 2017
- 25k Logic Elements
- 14x14mm
- Ethernet, PHY



System On Chip







Software

eine pro Core
objektorientiertes C++
kein fremder Code

Resultate

Quantensichere Verschlüsselung von Alice zu Bob

20k Logic Elements (80%)

800 Byte/s

Es ist möglich, auf einem
kleinen FPGA mit klassischen Algorithmen
Daten quantensicher zu übermitteln.

